Komplettes Handbuch zu VLSI mit Diagrammen und Grafiken
Die App ist ein komplettes Handbuch zu VLSI mit Diagrammen und Grafiken. Es ist Teil der Elektronik- und Nachrichtentechnikausbildung, die wichtige Themen, Notizen, Nachrichten und Blog zum Thema bringt. Laden Sie die App als Kurzanleitung und E-Book zu diesem Thema der Elektronik- und Kommunikationstechnik herunter.
Die App umfasst mehr als 90 Themen von VLSI Design im Detail. Diese Themen sind in 5 Einheiten unterteilt.
Sie können sehr leicht Ihre Prüfungen oder Interviews bestehen und erfolgreich bestehen. Die App bietet eine schnelle Überarbeitung und Referenz zu den Themen wie eine detaillierte Flash-Karte.
Jedes Thema enthält Diagramme, Gleichungen und andere grafische Darstellungen, um das Verständnis zu erleichtern. Einige der in dieser Anwendung behandelten Themen sind:
1. Halbleiterspeicher: Einführung und Typen
2. Nur-Lese-Speicher (ROM)
3. Drei-Transistor-DRAM-Zelle
4. Eine Transistor-DRAM-Zelle
5. Flash-Speicher
6. CMOS-Logikschaltungen mit geringem Stromverbrauch: Einführung
7. Aufbau von CMOS-Wechselrichtern
8. MOS-Inverter: Einführung in die Schalteigenschaften
9. Scan-basierte Techniken
10. Eingebaute Selbsttest (BIST) -Techniken
11. Historischer Ausblick auf das VLSI-Design: Moores Gesetz
12. Klassifizierung von digitalen CMOS-Schaltungstypen
13. Ein Schaltungsdesign-Beispiel
14. VLSI-Entwurfsmethoden
15. VLSI-Designfluss
16. Designhierarchie
17. Begriff der Ordnungsmäßigkeit, Modularität und Lokalität
18. CMOS-Fertigung
19. Fertigungsablauf: Grundlegende Schritte
20. Herstellung des nMOS-Transistors
21. CMOS-Herstellung: p-Well-Prozess
22. CMOS-Herstellung: n-Well-Prozess
23. CMOS-Fertigung: Doppelwannenverfahren
24. Stickdiagramme und Maskenlayoutdesign
25. MOS-Transistor: physikalische Struktur
26. Das MOS-System unter externer Vorspannung
27. Aufbau und Betrieb des MOSFET
28. Die Schwellenspannung
29. Stromspannungseigenschaften des MOSFET
30. Mosfet-Skalierung
31. Auswirkungen der Skalierung
32. Kleine Geometrieeffekte
33. MOS-Kapazitäten
34. MOS-Inverter
35. Spannungsübertragungscharakteristik (VTC) des MOS-Inverters
36. Wechselrichter mit n-Typ-MOSFET-Last
37. Wechselrichter mit ohmscher Last
38. Auslegung von Wechselrichtern mit Erschöpfungsbelastung
39. CMOS-Wechselrichter
40. Verzögerungszeitdefinitionen
41. Berechnung der Verzögerungszeiten
42. Inverter-Design mit Verzögerungsbeschränkungen: Beispiel
43. Kombinatorische MOS-Logikschaltungen: Einführung
44. MOS-Logikschaltkreise mit erschöpften nMOS-Lasten: NOR-Gatter mit zwei Eingängen
45. MOS-Logikschaltkreise mit erschöpften nMOS-Lasten: Generalisierte NOR-Struktur mit mehreren Eingängen
46. MOS-Logikschaltkreise mit erschöpften nMOS-Lasten: Transientenanalyse des NOR-Gatters
47. MOS-Logikschaltungen mit erschöpften nMOS-Lasten: NAND-Gate mit zwei Eingängen
48. MOS-Logikschaltkreise mit erschöpften nMOS-Lasten: Generalisierte NAND-Struktur mit mehreren Eingängen
49. MOS-Logikschaltkreise mit erschöpften nMOS-Lasten: Transientenanalyse des NAND-Gatters
50. CMOS-Logikschaltungen: NOR2-Gatter (NOR mit zwei Eingängen)
51. CMOS NAND2-Gatter mit zwei Eingängen
52. Layout einfacher CMOS-Logikgatter
53. Komplexe Logikschaltungen
54. Komplexe CMOS-Logikgatter
55. Layout komplexer CMOS-Logikgatter
56. AOI- und OAI-Tore
57. Pseudo-nMOS-Gates
58. CMOS Full-Adder Circuit- und Carry-Ripple-Addierer
59. CMOS-Transmission Gates (Pass Gates)
60. Komplementäre Pass-Transistor-Logik (CPL)
61. Sequentielle MOS-Logikschaltungen: Einführung
62. Verhalten von bistabilen Elementen
63. Die SR-Verriegelungsschaltung
64. Getaktete SR Latch
65. Getaktete JK-Verriegelung
66. Master-Slave-Flipflop
67. CMOS D-Latch und randgetriggertes Flip-Flop
68. Dynamische Logikschaltungen: Einführung
69. Grundlagen der Durchlasstransistorschaltung
Aufgrund von im Play Store festgelegten Zeichenbeschränkungen werden nicht alle Themen aufgelistet.