Basics of VLSI Design

Komplettfrei Handbuch von VLSI mit Diagrammen und Grafiken

Die App ist ein komplettes Handbuch kostenlos von VLSI mit Diagrammen und Grafiken. Es ist Teil der Elektronik & Nachrichtentechnik Ausbildung, die wichtige Themen, Notizen, Nachrichten und Blog zum Thema bringt. Laden Sie die App als Kurzanleitung & ebook auf dieser Elektronik & Nachrichtentechnik unterliegen.

Die App umfasst mehr als 90 Themen von VLSI-Entwurf im Detail. Diese Themen werden in fünf Einheiten unterteilt.

Sie können sehr leicht in Ihre Prüfungen oder Interviews passieren und erfolgreich zu sein, bietet die App eine schnelle Überarbeitung und Bezug auf die Themen wie eine detaillierte Flash-Karte.

Jedes Thema ist komplett mit Grafiken, Gleichungen und andere Formen der grafischen Darstellungen zum leichteren Verständnis. Einige der Themen in dieser Anwendung werden behandelt:

1. Halbleiterspeicher: Einführung und Typen

2. Read Only Memory (ROM)

3. Drei-Transistor-DRAM-Zelle

4. Ein Transistor-DRAM-Zelle

5. Flash-Speicher

6. Low - Power-CMOS-Logikschaltungen: Einführung

7. Entwurf von CMOS-Invertern

8. MOS-Inverter: Einführung in die Schalteigenschaften

9. Scan-basierte Techniken

10. Built-In Self Test (BIST) Techniken

11. Historische Interessenten von VLSI-Entwurf: Moores Gesetz

12. Klassifizierung von digitalen CMOS-Schaltungstypen

13. Circuit Design Beispiel

14. VLSI Design-Methoden

15. VLSI-Entwurf Fluss

16. Designhierarchie

17. Konzept der Regelmäßigkeit, Modularität und Lokalität

18. CMOS-Herstellungs

19. Fabrication Ablauf: Grundlegende Schritte

20. Herstellung des nMOS-Transistors

21. CMOS-Herstellungs: p-Wannen-Prozeß

22. CMOS-Herstellungs: n-Well-Prozess

23. CMOS-Herstellungs: Doppeltrommel-Prozess

24. Halten Sie Diagramme und Maskenlayout Design

25. MOS-Transistor: physikalische Struktur

26. Der MOS-System unter Externe Bias

27. Aufbau und Betrieb von MOSFET

28. Die Schwellenspannung

29. Stromspannungskennlinie des MOSFET

30. Mosfet-Skalierung

31. Auswirkungen der Skalierung

32. Kleine Geometrie-Effekte

33. MOS-Kapazitäten

34. MOS Inverter

35. Spannungsübertragungseigenschaften (VTC) des MOS-Inverters

36. Wechselrichter mit n-Typ-MOSFET Last

37. Ohmsche Last Inverter

38. Gestaltung von Depletion-Load-Inverter

39. CMOS-Inverters

40. Verzögerungszeit Definitionen

41. Berechnung der Verzögerungszeiten

42. Inverter-Design mit Verzögerung Constrains: Beispiel

43. kombinatorische MOS-Logik-Schaltkreise: Einführung

44. MOS-Logikschaltungen mit Depletion nMOS Loads: Zwei-Eingangs-NOR-Gatter

45. MOS-Logikschaltungen mit Depletion nMOS Loads: Generalized NOR-Struktur mit mehreren Eingängen

46. ​​MOS-Logikschaltungen mit Depletion nMOS Loads: Transient Analyse des NOR-Gatters

47. MOS-Logikschaltungen mit Depletion nMOS Loads: Zwei-Eingangs-NAND-Tor

48. MOS-Logikschaltungen mit Depletion nMOS Loads: Generalized NAND-Struktur mit mehreren Eingängen

49. MOS-Logikschaltungen mit Depletion nMOS Loads: Transient Analyse des NAND-Gatters

50. CMOS-Logikschaltungen: NOR2 (zwei Eingangs NOR) Tor

51. CMOS NAND2 (zwei Eingänge aufweisendes NAND) -Gatter

52. Anordnung der einfachen CMOS-Logikgatter

53. Komplexe Logikschaltungen

54. Komplexe CMOS-Logikgatter

55. Aufbau komplexer CMOS-Logikgatter

56. AOI und OAI Tore

57. Pseudo-nMOS Tore

58. CMOS-Voll Addierschaltung & Ripple Addierer tragen

59. CMOS-Übertragungsgatter (Pass Gates)

60. Ergänzende Pass-Transistor-Logik (CPL)

61. Sequential MOS-Logik-Schaltungen: Einführung

62. Verhalten der Kippglieder

63. Der SR Latch Schaltkreis

64. Clocked SR Latch

65. getaktete JK Latch

66. Master-Slave-Flip-Flop

67. CMOS-D-Latch und Edge-Triggered Flip-Flop

68. Dynamic Logic Circuits: Einführung

69. Grundlagen der Pass-Transistor-Schaltungen

Alle Themen werden nicht wegen der Zeichenbeschränkungen aufgeführt von der Play Store eingestellt.